EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

01004013

PUBLICATION DATE

09-01-89

APPLICATION DATE

26-06-87

APPLICATION NUMBER

62158905

APPLICANT: SONY CORP;

INVENTOR: SATO HIROSHI:


INT.CL.

: H01L 21/02 H01L 21/18 H01L 21/304

TITLE

 $\chi(\cdot)$

: FORMATION OF SUBSTRATE



(1)

10凸面

図凸の

2 ウエハ

ABSTRACT: PURPOSE: To eliminate a part not bonded when substrates are to be bonded by a method wherein faces to be bonded of the substrates are curved in such a way that convex faces are faced at right angles or at a prescribed angle to each other, the faced convex faces are brought into contact with each other and, after that, both faces are bonded while the curved faces are respectively restored to a plane.

> CONSTITUTION: Two disk-shaped waters 1 and 2 to be bonded are prepared; a force is exerted on these wafers 1, 2; the waters are deformed and curved to be U-shaped in such a way that faces to be bonded become mutually convex faces 1a, 2a and that the mutually convex faces 1a, 2a are faced at right angles or at nearly right angles to each other. Then, the convex faces 1a, 2a of the waters 1, 2 which have been curved to be U-shaped are initially brought into contact with each other near the center A in such a way that they are faced at right angles or at nearly right angles to each other. In succession, a curved state is released, and the wafers 1, 2 are respectively restored to a plane state and are superposed; they are heated and are bonded. A contact part is extended radially from the center A or from a point-like contact position near the center; a surrounding gas such as the air or the like is expelled; accordingly, the two wafers 1, 2 are bonded closely to each other.

COPYRIGHT: (C)1989, JPO& Japio

⑩ 日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-265717

@Int_Cl_4

識別記号

庁内整理番号

匈公開 昭和62年(1987)11月18日

H 01 L 21/265 21/324 C-7738-5F C-7738-5F

審査請求 未請求 発明の数 1 (全 6頁)

公発明の名称 ガリウムひ素集積回路用基板の熱処理方法

②特 願 昭61-109149

20出 願 昭61(1986)5月13日

⑩発 明 者 宮 澤 信 太 郎 厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

砂発 明 者 日 向 文 明 厚木市森の里若宮3番1号 日本電信電話株式会社厚木電

気通信研究所内

切出 願 人 日本電信電話株式会社

30代 理 人 弁理士 田中 正治

東京都千代田区内幸町1丁目1番6号

明 相 33

1. 発明の名称 ガリウムひ素集私回路用基 板の然処理方法

2. 特許請求の範囲

- 1. ガリウムひ素からなる基板を高温長時間の 第1の熱処理をした後に、該基板表面にイオ ン注入によりイオン注入層を形成し、該イオ ン注入層内のひ素空孔を増加させない条件で、 注入されたイオンを電気的に活性化するため の高温短時間の熱処理を行うことを特徴とす るガリウムひ素集積回路用基板の熱処理方法。 2. 特許請求の範囲第1項記載のイオン注入層
- 2. 特許高泉の範囲第1項配数のイオン住入の 内のひ案空孔を増加させない条件が、上記イオン注入層をシリコン酸化膜で覆うことによることを特徴とするガリウムひ素集積回路用 様板の熱処理方法。
- 3. 特許請求の範囲第1項記載のイオン注入層内のひ素空孔を増加させない条件が、雰囲気をひ落蒸気とすることによることを特徴とするガリウムひ業集積回路用基板の熱処理方法。

4. 特許請求の範囲第1項記載の第1の然処理を、750℃から1000で行うことを特徴とするガリウムび棄集積回路用基板の然処理方法。
5. 特許請求の範囲第1項記載の第2の無処理を、750℃から850℃の範囲、15分から30分の範囲で行うことを特徴とするガリ

ウムび落集積回路用基板の熱処理方法。

3. 発明の詳細な説明

産業上の利用分野

本発明は、取価に入手できる結晶欠陥(転位)を含んだ半絶縁性GaAs(ガリウムひ系)結晶基板を用いても、転位の存在による電気的不均一性が抑制されている高均一なイオン注入活性機を形成する方法に関するものである。

従来の技術

電界効果型トランジスク(FET)を用いた GaAS集積回路は、半絶縁性GaAS結局基 板表面にイオン社入により、FETの動作器 (D形結性路)を形成して製造されるのが…娘

特開昭62-265717(2)

的であるが、このn 形活性層の電気的均一性が 基板全域にわたって要求される。このため、用 いられる結晶基板の均一性が活性層に強く反映 される。

これまで結晶型板の不均一性要因に、(1) 結晶中の欠陥である転位の存在と分布、(2) 結晶中の歪分布、(3)電気的欠陥であるEL 2(半絶縁性GaAS結晶に特有な欠陥の総称、 Ga格子位置にASが入ったものといわれている) 適度の不均一分布が挙げられている。

この中で(3)のEL2濃度の分布は、(1)の転位の分布と密接に関係している。(2)の歪分布については歪分布を均一にすることによるFET特性の均一性改善は認められるものの、その効果の理由については不明な点が多い。他方、結晶欠陥である転位自身、あるいは転位密度がFET特性を左右することが明確になりつつあり、結晶の無転位化が進展し、1mを添加した無転位結晶が実現されており、(Appl.Phys.Lett.Vol.44 No.6

際に、注入表面を窓化膜、酸化膜などで覆って行う場合には、その膜腫によって均一性が左右されることもよく知られているが、その理由については明確ではない。

発明が解決しようとする問題点

本発明の一つの目的は、様く一般的な液体対
止引上げ(Liauid Encapsula ted Czochralski:LEC)法 による有転位結晶がもつ電気的不均一性を低減 する方法を促供するもので、無転位結晶の品質 に近い均一性が得られることから、暖価な結晶 をGaAs集格回路用基板として用いることが できる。

問題点を解決するための手段

本発明は、ガリウムひ素からなる基板を高温 長時間の第1の熱処理をした後に、その基板表 面にイオン注入によりイオン注入層を形成し、 そのイオン注入層内のひ素空孔を増加させない 条件で、注入されたイオンを電気的に活性化す るための高温短時間の第2の熱処理を行うこと 1985 P620-622)、FET特性の均一性は極めてよいことが実証されている。

しかしながら、この「n 添加無転位結局の対 造は極めて難しく、「n の 偏折による欠陥の発 生、 長尺な単結局が得難い、 結晶の電気的品質 の再現性が乏しいなどいくつかの問題を抱えて おり、従って、「n 添加無転位結局の価格も通 常の有転位結局に比べ数倍も高価であることか ら、 G a A s 集積回路のに実用化の一つのネッ クになっている。

一方、木発明者らはApp1.Phys.Lett.Vol.44 No.4 1984 P410-412 において、基板結晶を高温で長時間然処理を施すことにより、結晶の電気的不均一性は1/2に改善されることを見い出している。しかしながら、熱処理後の結晶の電気的均一性は、上記の1m番加無転位結晶に比べれば、1/2~1/3ほど悪いことも判っている。

また、イオン注入後の活性化アニールをする

を特徴とする。

作用

第2図は、LEC法で製作された枯島中の私位周辺での欠陥分布モデルを示す。転位にまつわる現象として、転位周辺にはEL2と称される固有欠陥が存在することは確められている。 EL2の正体は、AS_{Ga}(Ga格子位置に入ったAS)アンチサイト欠陥であると言われており、AS格子位置からASが抜け出しGa格子位置に入ることによって生じる。このとき反応式は、

 $A s_{As} + V_{Ga} \rightarrow A s_{Ga} + V_{As}$

·························(1)

従って、転位周辺でEL2が増加していることは【VAS】/【VGa】比が減少していること

A _{Si} + V _{As} → A S _{As} ··· ··· ·· (2) により、 V _{As} 適度は減少することになる。すな わち、結局中の不均一性をもたらす転位の周辺 は、 [V _{As}] / [V _{Ga}] 比が小さいことを意味

FETの能動層は一般にSiイオンをイオン 注入、活性化することで形成される。SiはG SASに対して両性で、ASサイトに入ったS i(Si_{AS})はアクセプタ、Gaサイトに入っ たSi(Si_{Ga})はドナとして働く。従って、 転位周辺では[V_{AS}]/[V_{Ga}]比が小さい、 すなわちAS空孔に比してGa空孔が多いので、 イオン注入されたSiは、AS格子位置よりも Ga格子位置の方に多く入り、その結果アクセ プタに比してドナが多くなり、電子からなるキ

置よりもG a 格子位置の方に多く入り、関値電圧の低下をもたらすとして説明できる。従って、高温長時間アニールは、ひ案空孔を減少させる効果があるといえる。

したがってGa空孔の増加により、ドナの設度すなわちキャリア適度のはらつさが抑制され、その結果、閾値電圧のはらつきが抑制されることになる。

マリアが増大する。このキャリア増大は、集結 回路用基板上に形成されたFETの関節電圧を 負にシフトする結果となり、転位から離れたF ETと近いFETとで、キャリア群度のはらつ きが生じ、その結果閾値電圧に違いが生じ、こ れが図値電圧のはらつき原因となる。

以上のように、従来は全く論議されていなかった転位周辺での欠陥モデルを提唱し、実験で確認することにより、転位の影響を低減できる方領を斬しく抽出することができた。

第1図は、本発明によりFETの能動感を形成する第1の実施例を説明する図であり、(1)は結晶インゴット1を高温長時間然処理した後に切断・研磨してウェハ2とする。(2)は結晶インゴット1をウェハ2にした後に、ウェハ2の状態で高温長時間然処理をする。(1)、(2)共以後は同様である。

すなわち、これらウェハ2にSiィオン3を注入し、注入イオンの活性化のアニールを施す際、Ga突孔為度VGaを基板表面、すなわちィオン注入暦4内で増加させる目的で、SiO2股5を気相成長法等適当な方法で付替させ、800℃で15分前後アニールをする。アニール後、SiO2般5を除去する。こうして形成された集積回路用基板6を用いてFFT等の集積回路を形成する。

特開昭62-265717(4)

次に、高温長時間然処理の効果について実験 データをもとに説明する。

第4図は、8000でで24時間然処理した集 括回路用基板にFETを形成して、その関値電 住(破価)の分布をウェハ上<110>画内の 中心からの距離(機価)に対して●印で示して あり、然処理を施さない場合は○印で示してあ る。無熱処理ウェハでは、関値の変動は大きの その不均一性を示す標準偏差るV_{th}は1119m Vであったものが、高温侵時間然処理により5 9mVに減少し、然処理効果は約1/2である ことが判る。この時の注入イオン活性化にはS i N級(シリコン窒化験)を保護数として用い

次に、注入イオン話性化アニールの為の保護膜としてSiO2(シリコン酸化膜)を用いた
例が第5図であるが(収触はシートキャリア遊
度NS、機値は<110>面内の中心からの距
対)、SiN膜を用いた場合に比べてイオン注
入活性層のキャリア濃度NSのばらつきは、約

て明白にできた転位の影響を抑止するために、第4回に示した高温長時間然処理の効果と、第5回に示した注入イオン活性化アニール用保護膜にSiO₂ 膜を用いて得られる効果を組合せて、相乗的に均一性を向上させることができることを提示するものである。

第6回は、800℃で15時間無処理したでウェハにオン注入後の保護膜に SiO2 機を用いたときの、シートキャリア濃度のの海底 関係を示したもので(収益・トキャリアの環境のでは、2000円のでは、100円ののでは、100円のででは、100円のででは、100円のででは、100円のでででででででは、100円のででは、100円のでででででは、100円のででは、100円のでは、100円のででは、100円のででは、100円のででででででは、100円のでは、100円のででは、100円のでは、100

1/2に低減されている。SIN膜を用いた場合の破線の、いわゆるW形分布は、ウェハ而内の転位分布(〇印)であるW形分布を反映している。この場合、ウェハには、イオン注入前の路温長時間熱処理は施していない。FETの関値電圧V_{th}は

 $V_{th} \equiv V_{bi} - (q / 2 \epsilon \epsilon_0) n' \cdot d^2$ = $V_{bi} - (q / 2 \epsilon \epsilon_0) n s' \cdot d$ (3)

で近似される。ここに V bi はショットキー降壁電圧で約 0 . 8 V . ε 、ε o は比誘電率と真空の誘電率、 q は単位電荷、 n は活性層のキャリア密度、 N S は活性層のシートキャリア設度の設立(~ 0 . 1 4 μm)である。 d は活性層の深さ(~ 0 . 1 4 μm)である。 d は活性層の深さ(~ 0 . 1 4 μm)である。 より F E T の 関値 V thの 均一性を評価できるから、 第 5 図の S i O 2 膜を用いたアニールに比べ、 δ V th は 約 1 / 2 以下になることがいえる。

本発明の主旨は、前述の欠陥モデルから初め

のちのが、±0.4×10¹¹/cm³(第6図)に減少している。これは単独で処理した場合の 1/2に減少することに比して、さらに減少し ており、明らかに相乗効果があると認められる。

特開昭62-265717(5)

デルを考えると、活性層中にASiを増加させること、すなわちASの空孔を増加させないことになるから、高温長時間熱処理の効果と同じことになり、従って高温長時間熱処理以仮と、AS雰囲気中でのアニールとを机合せても、本発明の主旨に沿っていることは明らかである。

発明の効果

以上説明したように、高温反時間然処理による均一性向上効果と、VGaを増加させるSiO2 保護級(あるいはSiO2 系版、あるいはASが頭気)による住入イオン活性化アニールの均一性向上効果を和合せることによって、ASiを増加させる相乗効果により、シートキャリア歳度や関係電気等の均一性がよい。すなわちより均一性のよい電気的活性概を有する集積回路用具板を得ることができる。

4. 図面の簡単な説明

第 1 図は、木発明の実施例を示す略類図である。

第2回は、転位周辺の欠陥モデルを示す図で

ある。

第3回は、転位からの距離によるFET園崎 の変化を示す図である。

第 4 図は、集幕回路用基板面上の関値変化を 示す図である。

第5回は、SiO₂ 般とSiN級で比較した シートキャリア設度の分布を示す図である。


第6回は、高温長時間然処理とSiO2 股アニールの組合せによるシートキャリア 濃度の分布を示す図である。

出願人 日本電信電話株式会社


代理人 弁理士 田 中 正 ?




第 1 図





第 3 図



第 4 図







対の対